Vagas Projeto ASIC, em 13/06/2007

Prezados,

Está sendo montada em Salvador uma Design House vinculada ao projeto CI Brasil e a LSITEC/USP. A liderança desta DH será realizada por Venkata Raja Gosula (MSEE/MSCS/MBA - 18 anos de experiencia de projetista e genenciamento de ASIC's no Vale do Silicio e San Diego-Zycad/Seagate/National Semiconductor/Entropic/Jaalaa) e Muru Ramaswami (MSEE - 13 anos de experiencia de projetista e genenciamento de ASIC's no Vale do Silicio-Hal/Toshiba/Silicon Graphics/3dfx/Pacific Broadband/Greenfield Networks). As posições abaixo estão abertas. Currículos e dúvidas favor contactar rgosula @ hotmail.com. Recem-formandos e estudantes, incluir media geral no curriculo. Favor repassar esta mensagem.

PROJETISTA DE ASIC - Front End(2 cargos)
FORMAÇÃO:
Engenharia Elétrica/Eletrônica, Engenharia/Ciência da Computação.
REQUISITOS:
VHDL e/ou verilog; conhecimento de pelo menos um simulador de Register Transfer Level – RTL;conhecimentos de arquitetura de computadores.
DESEJÁVEL:
System Verilog, FPGA Mestrado/doutorado

ENGENHEIRO DE VERIFICAÇÃO(2 cargos)
FORMAÇÃO:
Engenharia Elétrica/Eletrônica, Engenharia/Ciência da Computação.
REQUISITOS:
VHDL e/ou verilog; conhecimento de pelo menos um simulador de Register Transfer Level – RTL; conhecimentos de C e assembler.
DESEJÁVEL:
System Verilog; conhecimentos de técnicas de verificação, Object Oriented Programming Utilização de scripts (Perl, Tcl, make,csh) Mestrado/doutorado

ENGENHEIRO DE TESTE (1 cargo)
FORMAÇÃO:
Engenharia Elétrica/Eletrônica, Engenharia/Ciência da Computação.
REQUISITOS:
Experiência em metodologia de projeto ASIC visando a testabilidade.
DESEJÁVEL:
Experiência em fluxo de projeto de ASIC utilizando ferramentas de CAD: DFT Compiler; TetraMAX; FlexTest, Fast Scan ou Encouter Test. Utilização de scripts (Perl, Tcl, make,csh) Mestrado/doutorado

ENGENHEIRO DE ASIC - Back End(2 cargos)
Responsabilidades:
Desenvolver metodologias para implementação física de circuitos digitais. Executar diferentes etapas de síntese e verificação como síntese lógica (RTL-to-nelist), LEC(logic equivalency checking), verificação de atraso (STA) e consumo, particionamento, P&R, distribuição de clock, DRC/LVS, análise de integridade de sinais e de alimentação, extração de parasitas.
Formação:
Engenharia Elétrica/Eletrônica, Engenharia/Ciência da Computação
Requisitos:
Experiência em desenvolvimento de projetos de ASIC utilizando ferramentas de CAD.
Desejável:
Experiência profissional em projeto de ASICs Mestrado/doutorado na área de microeletrônica Experiência com ferramentas do fluxo de projeto digital da Cadence Utilização de scripts (Perl, Tcl, make,csh)

PROJETISTA DE MIXED-SIGNAL(1 cargo)
FORMAÇÃO:
Engenharia Elétrica/Eletrônica, Pós-Graduação na área de microeletrônica.
REQUISITOS:
Experiência em projeto de circuito analógico; experiência em CAD de projeto analógico.
DESEJÁVEL:
conhecimento de técnicas de projeto de circuitos mistos, experiência nas ferramentas do fluxo full-custom da Cadence.

Atenciosamente,

Camilo Telles